Pełne wyjaśnienie procesu produkcji chipów (2/2): od opłatek do opakowania i testowania

Produkcja każdego produktu półprzewodnikowego wymaga setek procesów, a cały proces produkcji jest podzielony na osiem kroków:Przetwarzanie opłat - utlenianie - Fotolitografia - trawienie - osadzanie się cienkiego warstwy - połączenie - testowanie - opakowanie.

---

Krok 5: Cienka złożenie warstwy

Aby utworzyć mikro urządzenia wewnątrz układu, musimy stale wpłacać warstwy cienkich warstw i usuwać nadmiar części przez trawienie, a także dodać materiały do ​​oddzielnych różnych urządzeń. Każdy tranzystor lub komórka pamięci jest zbudowana krok po kroku przez powyższy proces. „Cienka folia”, o której tu mówimy, odnosi się do „filmu” o grubości mniejszej niż 1 mikronu (μm, milliona metra), której nie można wytwarzać zwykłymi metodami przetwarzania mechanicznego. Proces umieszczania filmu zawierający wymagane jednostki molekularne lub atomowe na waflu jest „osadzaniem”.

Aby utworzyć wielowarstwową strukturę półprzewodników, musimy najpierw zrobić stos urządzenia, to znaczy na przemian z wieloma warstwami cienkich metalowych (przewodzących) warstw i dielektrycznych (izolacyjnych) warstw na powierzchni wafla, a następnie usunąć nadmiar części poprzez powtarzane procesy trawienia w celu utworzenia trójwymiarowej struktury. Techniki, które można zastosować do procesów osadzania, obejmują chemiczne odkładanie pary (CVD), osadzanie warstwy atomowej (ALD) i fizyczne osadzanie pary (PVD), a metody stosujące te techniki można podzielić na osadzanie suche i mokre.

Chemiczne osadzanie pary (CVD)

W chemicznym odkładaniu pary gazy prekursorowe reagują w komorze reakcyjnej, tworząc cienką warstwę przymocowaną do powierzchni opłatek i produktów ubocznych, które są wypompowane z komory. Zatrudnione w osoczu chemiczne osadzanie pary wykorzystuje plazmę do generowania gazów reagujących. Ta metoda zmniejsza temperaturę reakcji, co czyni ją idealną dla struktur wrażliwych na temperaturę. Korzystanie z osocza może również zmniejszyć liczbę zeznań, często powodując filmy wyższej jakości.

Odkładanie warstwy atomowej (ALD)

Odkładanie warstwy atomowej tworzy cienkie warstwy poprzez osadzanie tylko kilku warstw atomowych jednocześnie. Kluczem do tej metody jest cykl niezależnych kroków wykonywanych w określonej kolejności i utrzymanie dobrej kontroli. Pokrywanie powierzchni opłat prekursorem jest pierwszym krokiem, a następnie wprowadzono różne gazy w celu reakcji z prekursorem w celu utworzenia pożądanej substancji na powierzchni opłat.

Fizyczne osadzanie pary (PVD)

Jak sama nazwa wskazuje, fizyczne odkładanie pary odnosi się do tworzenia cienkich warstw za pomocą środków fizycznych. Rozpęwanie jest fizyczną metodą osadzania pary, która wykorzystuje plazmę argonową do rozpylania atomów z celu i osadzania ich na powierzchni opłatek w celu utworzenia cienkiej warstwy. W niektórych przypadkach zdeponowana folia może być leczona i ulepszana za pomocą technik takich jak obróbka termiczna ultrafioletowa (UVTP).

Krok 6: połączenie

Przewodnictwo półprzewodników odbywa się między przewodami i nie-przewodnikami (tj. Izulatorami), co pozwala nam w pełni kontrolować przepływ energii elektrycznej. Litografia, trawienie i osadzanie oparte na wafle mogą budować komponenty, takie jak tranzystory, ale należy je podłączyć, aby umożliwić transmisję i odbiór mocy i sygnałów.

Metale są używane do połączenia obwodu ze względu na ich przewodność. Metale stosowane dla półprzewodników muszą spełniać następujące warunki:

· Niska rezystywność: Ponieważ obwody metalowe muszą przekazać prąd, metale w nich powinny mieć niską opór.

· Stabilność termochemiczna: Właściwości materiałów metali muszą pozostać niezmienione podczas procesu wzajemnego połączenia metalu.

· Wysoka niezawodność: W miarę rozwoju technologii zintegrowanego obwodu nawet niewielkie ilości materiałów między metalowymi połączeniami musi mieć wystarczającą trwałość.

· Koszt produkcji: Nawet jeśli pierwsze trzy warunki są spełnione, koszt materiału jest zbyt wysoki, aby zaspokoić potrzeby masowej produkcji.

Proces połączeń wykorzystuje głównie dwa materiały: aluminium i miedź.

Proces wzajemnego połączenia z aluminium

Proces wzajemnego połączenia aluminium rozpoczyna się od osadzania aluminium, zastosowania fotorezystów, ekspozycji i rozwoju, a następnie trawienie w celu selektywnego usunięcia nadmiaru aluminium i fotorezystów przed wejściem do procesu utleniania. Po zakończeniu powyższych kroków powtarzane są fotolitografia, trawienie i osadzanie się do momentu zakończenia wzajemnego połączenia.

Oprócz doskonałej przewodności, aluminium jest również łatwe w fotolitografie, wytrawianiu i depozytach. Ponadto ma niską i dobrą przyczepność do folii tlenkowej. Jego wady polega na tym, że jest łatwy do korozji i ma niską temperaturę topnienia. Ponadto, aby zapobiec reakcji aluminium z krzemionem i powodowaniem problemów z połączeniem, złoża metali należy dodać w celu oddzielenia aluminium od wafla. Ten depozyt nazywa się „Metal barierowy”.

Obwody aluminiowe powstają w wyniku osadzania. Po wejściu do wafla do komory próżniowej cienki warstwa utworzona przez cząstki aluminiowe przylega do wafla. Proces ten nazywa się „osadzaniem pary (VD)”, który obejmuje chemiczne osadzanie pary i fizyczne osadzanie pary.

Proces wzajemnego połączenia miedzi

Ponieważ procesy półprzewodnikowe stają się bardziej wyrafinowane, a rozmiary urządzeń kurczą się, prędkość połączenia i właściwości elektryczne obwodów aluminiowych nie są już odpowiednie, a nowe przewodniki spełniające wymagania dotyczące wielkości i kosztów są potrzebne. Pierwszym powodem, dla którego miedź może zastąpić aluminium, jest to, że ma niższą opór, co pozwala na szybsze prędkości połączenia urządzenia. Miedź jest również bardziej niezawodna, ponieważ jest bardziej odporna na elektromigrację, ruch jonów metali, gdy prąd przepływa przez metal niż aluminium.

Jednak miedź nie łatwo tworzy związki, co utrudnia odparowanie i usunięcie z powierzchni wafla. Aby rozwiązać ten problem, zamiast trawić miedź, osadzamy się i wytrawiamy materiały dielektryczne, które tworzą metalowe wzory linii składające się z okopów i przelotek w razie potrzeby, a następnie wypełniają wyżej wymienione „wzory” miedzią w celu osiągnięcia połączenia, proces zwany „damascene”.

Ponieważ atomy miedzi nadal rozpraszają się do dielektryki, izolacja tej ostatniego zmniejsza się i tworzy warstwę barierową, która blokuje atomy miedzi przed dalszą dyfuzją. Następnie na warstwie barierowej uformuje się cienką warstwę nasion miedzianych. Ten krok umożliwia galwanizację, która jest wypełnieniem wzorów wysokiego współczynnika proporcji miedzi. Po napełnieniu nadmiar miedzi można usunąć metodą chemicznego mechanicznego polerowania (CMP). Po zakończeniu można osadzić folię tlenkową, a nadmiar folii można usunąć za pomocą procesów fotolitograficznych i trawienia. Powyższy proces należy powtórzyć do momentu zakończenia wzajemnego połączenia miedzi.

Z powyższego porównania można zauważyć, że różnica między połączeniem miedzi a wzajemnym połączeniem aluminium polega na tym, że nadmiar miedzi jest usuwany przez metal CMP, a nie trawienie.

Krok 7: Testowanie

Głównym celem testu jest sprawdzenie, czy jakość układu półprzewodnikowego spełnia określony standard, aby wyeliminować wadliwe produkty i poprawić niezawodność układu. Ponadto testowane wadliwe produkty nie wprowadzą etapu opakowania, który pomaga zaoszczędzić koszty i czas. Electronic Die Sorting (EDS) jest metodą testową waflarzy.

EDS jest procesem, który weryfikuje charakterystykę elektryczną każdego układu w stanie opłatek, a tym samym poprawia wydajność półprzewodnika. EDS można podzielić na pięć kroków, w następujący sposób:

01 Monitorowanie parametrów elektrycznych (EPM)

EPM jest pierwszym krokiem w testowaniu chipów półprzewodnikowych. Ten krok przetestuje każde urządzenie (w tym tranzystory, kondensatory i diody) wymagane do obwodów zintegrowanych półprzewodników, aby zapewnić, że ich parametry elektryczne spełniają standardy. Główną funkcją EPM jest dostarczenie zmierzonych danych charakterystycznych elektrycznych, które zostaną wykorzystane do poprawy wydajności procesów produkcyjnych półprzewodników i wydajności produktu (nie do wykrywania wadliwych produktów).

02 Test starzenia się opłatek

Wskaźnik defektów półprzewodnikowych pochodzi z dwóch aspektów, a mianowicie szybkości wad produkcyjnych (wyższy we wczesnym etapie) i tempa wad w całym cyklu życia. Test starzenia opłat odnosi się do testowania opłat pod określoną temperaturą i napięciem AC/DC w celu znalezienia produktów, które mogą mieć wady we wczesnym etapie, to znaczy w celu poprawy niezawodności produktu końcowego poprzez odkrywanie potencjalnych wad.

03 Wykrywanie

Po zakończeniu testu starzenia, układ półprzewodnikowy należy podłączyć do urządzenia testowego kartą sondy, a następnie testy temperatury, prędkości i ruchu można wykonać na pływaku, aby zweryfikować odpowiednie funkcje półprzewodników. Zobacz tabelę, aby uzyskać opis określonych kroków testowych.

04 naprawa

Naprawa jest najważniejszym krokiem testowym, ponieważ niektóre wadliwe układy można naprawić, zastępując problematyczne komponenty.

05 Dotting

Chipy, które nie powiodły testu elektrycznego, zostały rozwiązane w poprzednich krokach, ale nadal należy je oznaczyć, aby je rozróżnić. W przeszłości musieliśmy oznaczyć wadliwe układy specjalnym atramentem, aby zapewnić, że można je zidentyfikować z nagim okiem, ale teraz system automatycznie je sortuje zgodnie z wartością danych testowych.

Krok 8: Opakowanie

Po kilku poprzednich procesach opłatek tworzy kwadratowe układy o równej wielkości (znane również jako „pojedyncze układy”). Następną rzeczą do zrobienia jest uzyskanie poszczególnych układów poprzez cięcie. Nowo cięty wiórki są bardzo delikatne i nie mogą wymieniać sygnałów elektrycznych, więc muszą być przetwarzane osobno. Proces ten jest opakowaniem, który obejmuje tworzenie ochronnej skorupy poza układem półprzewodnikowym i umożliwienie im wymiany sygnałów elektrycznych na zewnątrz. Cały proces opakowania jest podzielony na pięć kroków, a mianowicie piłowanie opłat, przymocowanie pojedynczego układu, wzajemne połączenie, formowanie i testowanie opakowań.

01 Wafel Sawing

Aby wyciąć niezliczone gęsto ułożone układy z płytki, musimy najpierw ostrożnie „zgrzytać” tył wafla, aż jego grubość zaspokoi potrzeby procesu opakowania. Po szlifowaniu możemy przeciąć linię pisarza na waflu, aż oddzielony układ półprzewodnikowy.

Istnieją trzy rodzaje technologii piłowania waflowego: cięcie ostrzy, cięcie laserowe i cięcie plazmy. Krojenie ostrza jest użyciem ostrza diamentowego do przecięcia opłatek, które jest podatne na cierne ciepło i zanieczyszczenia, a tym samym uszkodzić wafel. Krojenie laserowe ma większą precyzję i może łatwo obsługiwać płytki o cienkiej grubości lub małym odstępom linii skryby. Krojenie w osoczu wykorzystuje zasadę trawienia w osoczu, więc ta technologia ma również zastosowanie, nawet jeśli odstępy linii skryby są bardzo małe.

02 Załącznik pojedynczych płytek

Po oddzieleniu wszystkich układów od wafla musimy przymocować poszczególne układy (pojedyncze wafle) do podłoża (rama ołowiu). Funkcją podłoża jest ochrona układów półprzewodnikowych i umożliwienie im wymiany sygnałów elektrycznych z obwodami zewnętrznymi. Do przymocowania wiórów można zastosować płynne lub stałe taśmowe kleje.

03 połączenie wzajemne

Po dołączeniu układu do podłoża musimy również podłączyć punkty kontaktowe dwóch, aby osiągnąć wymianę sygnałów elektrycznych. Istnieją dwie metody połączenia, które można zastosować w tym etapie: wiązanie drutu za pomocą cienkich metalowych przewodów i wiązania chipów za pomocą sferycznych złotych bloków lub bloków cyny. Łączenie przewodów jest tradycyjną metodą, a technologia wiązania wiórów Flip może przyspieszyć produkcję półprzewodników.

04 Formowanie

Po zakończeniu połączenia układu półprzewodnikowego potrzebny jest proces formowania, aby dodać pakiet na zewnątrz układu, aby chronić obwód zintegrowany półprzewodnikowy przed warunkami zewnętrznymi, takimi jak temperatura i wilgotność. Po wykonaniu formy opakowania w razie potrzeby musimy włożyć do formy chip półprzewodnikowy i epoksydowy związek (EMC) i uszczelnić ją. Zapieczętowany układ jest ostateczną formą.

05 Test pakowania

Chipy, które miały już swój ostateczny formularz, muszą również przejść ostatni test defektowy. Wszystkie gotowe układy półprzewodników, które wprowadzają ostateczny test, są zakończonymi chipsami półprzewodnikowymi. Zostaną umieszczone w sprzęcie testowym i ustawiają różne warunki, takie jak napięcie, temperatura i wilgotność do testów elektrycznych, funkcjonalnych i prędkości. Wyniki tych testów można wykorzystać do znalezienia wad i poprawy jakości produktu i wydajności produkcji.

Ewolucja technologii opakowań

Wraz ze wzrostem wielkości układów i wymagań dotyczących wydajności, opakowanie przeszło wiele innowacji technologicznych w ciągu ostatnich kilku lat. Niektóre zorientowane na przyszłość technologie i rozwiązania opakowań obejmują zastosowanie osadzania się do tradycyjnych procesów zaplecza, takich jak opakowanie na poziomie opłat (WLP), procesy uderzenia i technologia warstwy redystrybucji (RDL), a także technologie trawienia i czyszczenia do produkcji płytek z przodu.

Co to jest opakowanie zaawansowane?

Tradycyjne opakowanie wymaga odcięcia każdego układu z płytki i umieszczania w formie. Opakowanie na poziomie opłat (WLP) to rodzaj zaawansowanej technologii opakowań, która odnosi się do bezpośredniego pakowania układu wciąż na waflu. Proces WLP polega na zapakowaniu i testowaniu najpierw, a następnie oddzielenie wszystkich uformowanych układów od wafla jednocześnie. W porównaniu z tradycyjnym opakowaniem zaletą WLP jest niższe koszty produkcji.

Zaawansowane opakowanie można podzielić na opakowanie 2D, opakowanie 2.5D i opakowanie 3D.

Mniejsze opakowanie 2D

Jak wspomniano wcześniej, głównym celem procesu pakowania jest wysłanie sygnału układu półprzewodnikowego na zewnątrz, a nierówności utworzone na opłatce są punkty kontaktowe do wysyłania sygnałów wejściowych/wyjściowych. Te nierówności są podzielone na fan-in i fan-out. Pierwsze w kształcie wentylatora znajduje się wewnątrz układu, a drugi w kształcie wentylatora jest poza zasięgiem układów. Nazywamy we/O sygnał wejściowy/wyjściowy (wejście/wyjście), a liczba wejściowych/wyjściowych nazywana jest liczbą we/wy. Liczba we/wy jest ważną podstawą do określania metody opakowania. Jeśli liczba we/wy jest niska, stosuje się opakowanie wentylatorów. Ponieważ rozmiar układu niewiele się zmienia po opakowaniu, proces ten jest również nazywany opakowaniem w skali chipów (CSP) lub opakowaniem na poziomie chipów na poziomie płytki (WLCSP). Jeśli liczba we/wy jest wysoka, zwykle stosuje się opakowanie wentylatora, a warstwy redystrybucji (RDL) są wymagane oprócz nierówności, aby umożliwić routing sygnału. Jest to „opakowanie na poziomie opłat (Fowlp)”.

Opakowanie 2.5D

Technologia opakowań 2.5D może umieścić dwa lub więcej rodzajów układów na pojedynczy pakiet, jednocześnie pozwalając na kierowanie sygnałami bocznymi, co może zwiększyć rozmiar i wydajność pakietu. Najczęściej stosowaną metodą pakowania 2.5D jest umieszczenie pamięci i układów logicznych w jednym pakiecie za pośrednictwem interposatora krzemu. Opakowanie 2.5D wymaga podstawowych technologii, takich jak przelotki przeciętne (TSVS), mikro uderzenia i RDL z drobnym skokiem.

Opakowanie 3D

Technologia opakowań 3D może umieścić dwa lub więcej rodzajów układów w jednym pakiecie, jednocześnie umożliwiając kierowanie sygnałów w pionie. Ta technologia jest odpowiednia dla mniejszych i wyższych chipów półprzewodnikowych. TSV może być używane do wiórów o wysokiej liczbie we/wy, a wiązanie drutu może być używane do wiórów o niskiej liczbie we/wy, a ostatecznie tworzą system sygnałowy, w którym układy są ułożone pionowo. Podstawowe technologie wymagane dla opakowań 3D obejmują technologię TSV i mikro-bump.

Do tej pory osiem etapów produkcji półprzewodników „Przetwarzanie waflów - utlenianie - fotolitografia - trawienie - osadzanie cienkiego warstwy - połączenie - testowanie - opakowanie”. Od „Sand” do „Chips”, technologia półprzewodników wykonuje prawdziwą wersję „Turning Stones w złoto”.

---

Vetek Semiconductor jest profesjonalnym chińskim producentemPowłoka z węglikiem tantalu, Powłoka z węglików silikonowych, Specjalny grafit, Ceramika z węglików krzemowychIInne ceramika półprzewodników. Vetek Semiconductor jest zaangażowany w dostarczanie zaawansowanych rozwiązań dla różnych produktów SIC wafel dla przemysłu półprzewodnikowego.

Jeśli jesteś zainteresowany powyższymi produktami, skontaktuj się z nami bezpośrednio.  

Mob: +86-180 6922 0752

WhatsApp: +86 180 6922 0752

E -mail: anny@veteksemi.com